威盛電子 2021 技術面試題

一個二路選擇器，構成一個4路選擇器，滿足真值表要求 

第2題：

已知A,B,C三個信號的波形，構造一個邏輯結構，使得從AB可以得到C，并且說明如何避免毛刺 

第3題：

169.6875轉化成2進制和16進制 

第4題：

闡述中斷的概念，有多少種中斷，為什么要有中斷，舉例 

第5題：

寫你最近遇到的一個問題及解決方法，可以是工作上和生活上的任何事情英文做答

第6題：

設計一個全加器 

第7題：

用CMOS技術畫出用verilog表示的z=s?A:B的結構圖。 

第8題：

給一個黑匣子，有輸入X，時序CK，輸出Y，給定settime Y和xxxtime Z，問Y或者Z或者 Y+Z能否為negative time,why?

第9題：

設計一個自動售貨機系統，賣soda水的，只能投進三種硬幣，要正確的找回錢數給出詳細的設計步驟和方法，畫出框圖

第10題：

 一個四級的Mux,其中第二級信號為關鍵信號如何改善timing 

第11題：

解釋setup和hold time violation，畫圖說明，并說明解決辦法。 

第12題：

說說靜態、動態時序模擬的優缺點。 

第13題：

用一種編程語言寫n!的算法。 

第14題：

畫出CMOS的圖，畫出tow-to-one mux gate。 

第15題：

說出你的最大弱點及改進方法。說出你的理想。說出你想達到的目標。題目是英文出的，要用英文回答。

第16題：

 畫一個CMOS的二輸入與非門 

第17題：

畫CMOS的反相器，Vo-Vi圖，指出其中NMOS和PMOS的工作區。 

第18題：

 畫六個寄存器組成的RAM，說明哪些是存數據，哪些是time control line 

第19題：

 仲裁器的兩種模式算法。設計一個有三個設備的仲裁機制，畫圖說明，可以用自然語言

第20題：

 序列檢測。輸出脈沖。

第21題：

可控制信號檢測機制，一個組合邏輯，就是與非門、或非門的一個組合邏輯。根據圖示，寫出一組輸入信號，和預期輸出信號。

第22題：

可控制信號檢測機制，一個組合邏輯，就是與非門、或非門的一個組合邏輯。根據圖示，寫出一組輸入信號，和預期輸出信號。

第23題：

用perl或TCL/Tk實現一段字符串識別和比較的程序.

第24題：

 畫出一種CMOS的D鎖存器的電路圖和版圖. 

第25題：

 解釋setup time和hold time的定義和在時鐘信號延遲時的變化. 

第26題：

解釋latch-up現象和Antenna effect和其預防措施.